Hiperpaginació (Thrashing) Per tal de col·locar el major nombre de processos en memòria, sols es carreguen fragments dells. Quan la memòria està plena, si el SO vol carregar un nou fragment, primer ha dexpulsar-ne algun altre. Si sexpulsa un fragment just abans dusar-lo, shaurà de tornar a carregar immediatament. Si aquesta situació es repeteix sovint es produeix la hiperpaginació. El processador passa més temps expulsat i carregant fragments que executant instruccions dusuari. Es tracta dencertar, dacord amb la història recent dels processos, quin són els fragments que no sutilitzaran en un futur proper. Principi de localitat i memòria virtual Els algorismes per evitar la hiperpaginació funcionen gràcies al
principi de localitat, que afirma que les referències a memòria (per dades o instruccions) dins un procés tendeixen a estar
agrupades. Per tant, es pot suposar que, per a períodes de temps curts, sols cal que siguin a memòria petits fragments del procés. I, a més, es poden fer suposicions intel·ligents respecte els fragments que sutilitzaran en un proper futur.
Així sevita la hiperpaginació. Requeriments de la memòria virtual La gestió de memòria virtual requereix hardware que suporti la paginació, la segmentació o els dos sistemes simultàniament. A més del hardware, caldrà que el SO pugui encarregar-se de la transferència de pàgines i segments entre memòria principal i memòria secundària. Començarem explicant el hardware involucrat i posteriorment sexplicaran els algorismes del SO. Memòria virtual paginada
Normalment sassocia el concepte de memòria virtual amb sistemes paginats, malgrat que també pot usar-se en sistemes
basats en segmentació. En els sistemes paginats cada procés té la seva taula de pàgines que es carrega en memòria juntament amb les pàgines. Cada línia de la taula conté el nombre de marc de pàgina que on hi ha la pàgina corresponent. Si el sistema és de memòria virtual, cal més informació.  Cada entrada de la taula de pàgines conté un bit de presència, per indicar si la pàgina corresponent és a memòria principal o no. Si és a memòria principal, lentrada conté el nombre de marc de pàgina on és la pàgina corresponent. Si no és a memòria principal, lentrada conté ladreça de la pàgina en el disc, o la referència a una altra taula que permeti obtenir ladreça de la pàgina en el disc. Un bit de modificació indica si la pàgina, des de que sha carregat en memòria, ha sigut modificada o no. Si no ha sofert cap modificació, no cal que sactualitzi la informació del disc en eliminar-la de la memòria. Altres bits de control poden servir, per exemple per gestionar la protecció a nivell de pàgina un bit per indicar si la pàgina és sols de lectura o de lectura i escriptura, un bit per indicar el tipus de pàgina: pàgina dusuari o pàgina de nucli del sistema operatiu (més bits si es defineixen més de 2 nivells de protecció)

Estructura de la taula de pàgines: La longitud de la taula de pàgines és variable, en funció de la longitud del procés que sha de carregar. No es pot fer la suposició de carregar-la en registres, convé fer-ho en memòria principal. El que sí es guarda en un registre del processador és ladreça física dinici de la taula de pàgines corresponent.
Buffer de traducció avançada (TLB - Translation lookaside buffer) Atès que la taula de pàgines és a memòria principal, cada referència a memòria virtual implica, com a mínim, dos accessos a memòria física un per llegir la corresponent entrada de la taula un per llegir la dada Pot significar doblar en temps daccés a memòria. Per solucionar el problema susa una memòria cau, especial per entrades de taules de pàgines, anomenada buffer de traducció avançada (TLB) el funcionament és similar al de les memòries cau anteriorment explicades conté les entrades de les taules de pàgines més consultades recentment.  Características: El TLB no conté la taula de pàgines completa, per tant no pot indexar-se mitjançant el nombre de pàgina, sinó que sha de consultar ladreça completa. Cada entrada del TLB conté el nombre de pàgina i lentrada completa de la taula de pàgines. Sutilitza mapat associatiu per consultar simultàniament totes les
entrades amb el mateix nombre de pàgina. El TLB sactualitza cada vegada que es canvia el procés. Cada referència a memòria utilitza una memòria cau de 2 nivells: 1er nivell: TLB. Converteix adreça lògica en adreça física 2on nivell: a partir de ladreça física es consulta la memòria cau per accedir a la paraula desitjada.  Longitud de pàgina La longitud de pàgina ve definida pel hardware. Normalment és una potència de 2 per simplificar la traducció dadreces virtuals a físiques
La longitud exacta és difícil de decidir: Pàgines petites eviten la fragmentació interna i optimitzen lús de la memòria. Més pàgines calen per procés i més grans són les taules de pàgines. En sistemes multiprogramats pot significar dues falles a memòria per un sol accés, una pels fragment de la taula de pàgines i laltre per la pàgina Pàgines grans els discs transfereixen més eficientment grans blocs de dades / significa menys pàgines en memòria, és a dir una taxa dencert del TLB major  Si les pàgines són petites, moltes pàgines són presents en memòria. Després dun temps totes les pàgines en memòria contindran les referències més recents i la taxa dencert serà alta. A mesura que augmenta la pàgina, conté posicions més allunyades de les referències recents. Augmenta la taxa de falles de pàgina. En aproximar-se a la longitud del procés la taxa dencert tendeix a valer 1. La taxa de falla de pàgina també es veu afectada pel nombre de marcs de pàgina assignats a cada procés. La taxa dencert augmenta considerablement en tenir W marcs de pàgina destinats al mateix procés. Evidentment, la taxa dencert és 1 quan totes les pàgines del procés (N) són presents a memòria principal